電子デバイス産業新聞(旧半導体産業新聞)
新聞情報紙のご案内・ご購読 書籍のご案内・ご購入 セミナー/イベントのご案内 広告のご案内

ICの登場と発展 7


使いやすく、作りやすいカスタムICでコストダウンを実現!
~新技術で顧客は大満足、しかし、別の理由で消えた

2022/7/15

 今回は、セミ・カスタムICについてである。1980年代の後半に入ってきて、半導体産業も産業として認知され、様々な種類が増えてきた。その中で、CMOSゲートアレイというセミ・カスタムICがあった。昨今は、FPGAといったプログラマブルな論理素子により、要求する顧客が減り、これをいまだに製造している半導体メーカーはごく少数となっている。

 半導体製造側からすれば、まずメモリ、次にマイコン、最後にはロジックICに振り向けていた、旧世代となった投資を回収した後の製造設備で作れる製品を探していた。このCMOSゲートアレイは生産側の各種の要求事項を満たしていて適当であった。生産側にすれば、予め、マスタースライスと称していたが、ベースのウエハーをラインの空いている時に作っておき、注文が入ると、最終のメタルの配線層だけを加工することでカスタムICとすることができた。これは営業的にも生産的にもメリットがあったので、参入した半導体会社は多かった。国内勢の中では、NECや東芝がこれを得意としていた。

 ユーザー側としても、カスタムICに技術的に肝心なところを入れれば、コピーできない、ノウハウも漏れないうえに、基板上の面積は小さくなり、動作速度は上がり、コストダウンまでできる。これらのメリットから、多くの顧客に大いに歓迎された製品であった。また、ゼロからのカスタムICに比べ、開発費は安価であり、納期は各段に短く、最低注文数も低かったので、とても多くの採用があった。

 当時、筆者が所属していた半導体の代理店でも、モトローラがセコンド・ソースとして契約のあったCMOSのゲートアレイを持って市場へ参入していた。これは後の稿となるが、モトローラのECLゲートアレイを扱うために、メンターグラフィックス社のワークステーションを導入しており、設計を行う設備があったので、TI社からはスタンダード・セルのサポートを、トムソンCSF(後のSTマイクロエレクトロニクス)社からはETL【ECL/TTL/Logic】とアナログ・マスタースライスのサポートの依頼があった。

 ある長いお付き合いのある顧客から、モトローラのCMOSゲートアレイについて問い合わせがあった。回路の規模はそれほど大きくはないが、どうしてもデーター・テーブルを入れるために、ROM、できればマスクROMがあるゲートアレイはないか?との問い合わせである。国内のメーカーにはどこにもないので、米国の企業であるモトローラではどうか?との問いあわせであった。訪問して詳しく話を聞いてみると、ゲートアレイとしての規模は大きくない。問題なのは、時々は変更をする必要があるマスクROMを含んだマスタースライスがみつからないことであると確認できた。適切なマスタースライスが見つかれば、回路設計は、当時、論理記述高級言語のVerilogHDLで有名であった設計会社のSCハイテック社に依頼することも可能なので、何とかマスクROMが使えるゲートアレイを紹介して欲しい、とのことであった。

 社に戻って頂戴した仕様書を見ながら考えた。そしてアイディアが生まれた。ROMを論理回路としてデコーダ、それも複雑なものとしてみれば、ゲートの組み合わせだけでROMと同等の機能をするものが作れる、というアイディアである。つまり、出力信号の数が8、入力信号が10個のデコーダは、入力が10ビットなら、1024通りの組み合わせから特定の1つの出力を選択でき、その出力が8ビットなら、8ビットで作れる256通りの組み合わせを、各1024通りの入力で指定することとなる。これを入力が10ビット、出力が8ビットと考えると、このデコーダは1024バイトのマスクROMと機能的に同等である、ということとなる。もちろん、マスクROMの内容が変更されると、VerilogHDLやVHDLでの再コンパイルが必要となり、ゲート数は変わるにしても、機能は同じである、と考えたからである。

 SCハイテック社には、筆者の知己が複数名いたので、彼らに協力を依頼し、説明して技術検討してもらったところ、ROMをゲートで生成することも、高級言語VerilogHDLで扱う方法も何とかなる、との回答であった。単純には、入力と出力を1行にして定義し、必要な数だけ定義行を増やせばよい。これも、言語ツールとして作れば、マスクROMの定義フィルをそのまま読んで、定義行に変換できるとした。そこで、顧客へ、SCハイテック社と共同して内容の説明と見積もりを提出した。顧客にしてみれば、どの半導体企業のゲートアレイでも使える、という技術提案となったのだが、やはり半信半疑で、追加の試験をSCハイテック社に依頼して行い、最後は納得された。

 別件ではあるが、この「マスクROMの生成効率」、いかに少ないゲート数でROMを作れるか?は、Verilog、VHDLといった論理記述言語用のコンパイラとオプティマイザーの性能指針のひとつとなった、と後日SCハイテックの知己から聞かされた。このための専用のコンパイル機能も追加された、と聞いている。相談に来てくれた顧客は喜び、当社を優先してゲートアレイの入札をすることとなった。ここまでは、顧客は満足、設計を行うSCハイテックも新技術で大満足であり、完璧な回答となった。日本モトローラも、大口の注文になりそうと、大いに期待して入札に参加した。

 結果は、モトローラのゲートアレイのパッケージの高さが0.2㎜高く、筐体に入らないとの理由ではねられてしまった。日本モトローラでは、この高さが問題になるとは思わずにいたので、パッケージを行う下請け企業に問い合わせたが、信頼性の問題があり、もし低くするにしても信頼性試験を全てやり直す必要があるとして高さは変えられず、結果、アイディアの提供で終わってしまった。何度か経験しているが、難しい問題に完璧な答えを見出したのに、付随する別の理由で潰れたケースは強く記憶に残る。悔しいものである。

サイト内検索