第3部 紙芝居で見る半導体製造プロセス・フロー(約170分)
PartⅠ
ウエハー前処理工程Ⅰ『フロントエンド・プロセス』
CMOSロジックのトランジスタが形成されるまで
―― 主要6ブロックを紙芝居で見る ――
素子分離、ウェル形成、ゲート形成、
サイドウォールとソース/ドレイン形成、シリサイド化、Wプラグ形成の6工程
PartⅡ
ウエハー前処理工程Ⅱ『バックエンド・プロセス』
CMOSロジックの多層配線が形成されるまで
―― Al(アルミ)多層配線とCu(銅)多層配線 ――
加工してから埋め込むAl配線と埋め込んでから加工するCu/low-k配線
PartⅢ
後工程『パッケージング・プロセス』
出来上がったLSIをパッケージする
―― パッケージングの役割と組立工程、そして出荷へ ――
講師:(株)産業タイムズ社 電子デバイス産業新聞 編集委員(事業開発部 部長)甕 秀樹
ステップアップコース
●半導体はどんな工場で作られる?(60分)
―― 半導体製造に不可欠なクリーンルームやファシリティの特徴を解説 ――
(株)産業タイムズ社 電子デバイス産業新聞 編集委員(事業開発部 部長)甕 秀樹
●『トランジスタ』はどのようにして作る(前工程:フロントエンド・プロセス)(約90分)
―― 90~65nmノード対応のトランジスタ形成、 そのプロセス技術と必要な装置・材料 ――
ルネサスエレクトロニクス(株) OperationGroup OperationEngineeringDevelopment PDKPT 齋藤 賢治氏
●『多層配線 』はどのようにして作る(前工程:バックエンド・プロセス)(約90分)
―― Al多層配線とCu/low-k多層配線 そのプロセス技術と必要な装置・材料 ――
ルネサスエレクトロニクス(株) オペレーショングループ プロセス生産技術統括部 プロセス成膜技術部 成膜開発課 課長
村中 誠志氏
●『パッケージ』はどのようにして作る(後工程:パッケージング・プロセス)(約100分)
―― コンベンショナルパッケージ~先端パッケージ ――
半導体デバイスの進化を担うWLCSP、FOWLP、TSV等の最新パッケージング技術
―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
Amkor Technology Japan, Inc. R&D Center 馬場 伸治氏
●2026年の半導体産業動向(約60分)
(株)産業タイムズ社 電子デバイス産業新聞 副編集長 浮島 哲志
※セミナーへの御参加はお申込をされたご本人様のみとなります。複数名での視聴はご遠慮ください。また参加URLの拡散は固くお断り申し上げます。
申込み確認次第、参加証・請求書をご郵送させて頂きます。
お支払いは、請求書がお手元に届いてからのお手続きで問題ございません。
※お申込みいただいた後、事務局よりお申込み受付完了メールを送らせていただきます。
そのメールにてURL、アクセスコード等をご連絡させていただきます。
メールがお手元に届くまで、1~2日程度を要する可能性がありますので、ご了承ください。