産業タイムズ社
新聞情報紙のご案内・ご購読 書籍のご案内・ご購入 セミナー/イベントのご案内 広告のご案内
セミナー
ビジネス人のための
『ビギナー半導体/2014春講座』
―― 顧客と円滑なコミュニケーションができるように ――

  開催日
2014年5月14日(水)開催 9:30~18:00
2014年5月15日(木)開催 9:30~18:00
  会場
東京・秋葉原 コンベンションルームAP秋葉原
  参加費
文系出身者コース  32,000円+税/1名
総合基本コース   32,000円+税/1名
両日受講コース   55,000円+税/1名(特別価格)
※(全コースともテキスト、食事・飲物付)

多数のご参加ありがとうございました。


<文系出身者コース>
 文系出身者コースでは、半導体プロセスで使用する基本用語を、可能な限り覚えていただきます。英会話と同じで、基本用語さえ大まかに理解していれば、会話は思いのほか、スムーズに進めることができます。ただ用語解説ばかりでは味気ないので、トランジスタ動作やプロセス処理・装置、およびプロセス・フローの解説を噛み砕いた表現で行いますので、そこに盛り込まれた基本用語を覚えてください。
特典:参加者全員の方に、(社)日本半導体製造装置協会発行の「半導体ができるまで」前工程と後工程の工程図を進呈します。
<総合基本コース>
 大まかな基本用語が分かる方々に適したコースです。半導体動作の基本原理からフロント/バックエンド工程、およびパッケージング工程をエンジニアの方々が解説します。講演では基本のみならず、先端技術についても言及します。また今年度の半導体産業の動向を探るビジネス・テーマも設けました。目上の顧客との席で、「わしの若いころはなぁ・・・」が始まったら、ぜひご活用ください。
<両日受講コース>
 より理解度を深めたい方々に、お勧めのコースです。初日に基本用語を覚え、二日目で最先端の動向を含む応用展開まで知識を広げることができます。
 同コースは特別価格でのご提供とともに、両日それぞれご本人様、あるいは代理の方が別々に参加されても構いません。


ご提案:解説は極力、噛み砕いた表現で行うよう努めますが、真っ白なままでのご参加は受講効果が薄いと思われます。
ほとんど理解できなくても構いませんので、半導体プロセス関連の入門書を一冊読み終えてからご参加されることをお勧めします。


■ プログラム
5月14日(水)開催:「文系出身者コース」9:30~18:00
第1部 トランジスタ周りの名称と役割りを覚えましょう
9:30~10:40(70分)
CMOSロジックに見るトランジスタ構造と役割り
  ―― 四つの言葉でトランジスタ構造を攻略しましょう ――
半導体産業新聞 松下 晋司
10:40~12:00(80分)
主要デバイスのトランジスタ動作をもう少し詳しく
  ―― ロジックとメモリ(DRAM、フラッシュ)について ――
エスアンドエスセミコン(元㈱日立製作所 半導体事業部) 川本 洋
12:00~12:50 ランチ+名刺交換会
第2部 ウェハと主要プロセス&装置の名称と役割りを覚えましょう
12:50~14:50(120分)
<半導体製造プロセス>
  半導体製造プロセスは、なんのためにあるのでしょうか
     ―― なぜウェハを大口径化し、なぜ高額な装置を導入するのか ――
<Si(シリコン)ウェハ>
  半導体を作り込む「シリコン・ウェハ基板」
     ―― なぜSi/円形/大口径化など、ウェハの役割り ――
<洗浄>
  半導体製造の大敵:ゴミを徹底的に排除する
     ―― ウェハにゴミが付着するとどうなる ――
<成膜>
  導電膜や絶縁膜などをウェハ全面に形成する
     1.熱を利用して酸化膜(SiO2膜)を形成する
       ―― 大量に処理するバッチ式とウェハ一枚づつ処理する枚葉式 ――
     2.熱やプラズマによるガス反応を利用して成膜するCVD(Chemical Vapor Deposition)
     3.金属の塊が砕け、飛び散って付着するスパッタリング(PVD:Physical Vapor Deposition)
     4.多層配線工程で使用するCu(銅)電解めっき
<リソグラフィ(露光)>
  (エッチングで)加工したくない領域をレジストでブロックする「パターニング」
     ―― リソの仕組みと役割・様々な手法/マスク・レジスト・現像・アッシングも踏まえて ――
<エッチング>
  レジストでブロックされていない領域を削り取り、ウェハ全面に形成した膜を様々な形状に加工
<イオン注入・熱処理>
  ヒ素やリン、ボロンの不純物を注入し活性化する「 イオン注入・アニール工程 」
     1.シリコン・ウェハに特定の電気特性を持たせる
     2.半導体素子(トランジスタ)の性格付けを行う(n型、p型)
<平坦化>
  リソグラフィ(露光)のために、成膜後の表面は常に凹凸なしにする
     ―― CMP(Chemical Mechanical Polishing:化学機械研磨) ――
        凹凸のある形成膜の表面を、Chemical(化学研磨剤)やパッドなどを使って、Mechanical(機械的に)Polishing(削って)平坦化
<半導体ファブ(工場)>
  半導体ファブ内の装置レイアウトは
     ―― 装置配列はプロセス順ではなく、ベイという考え方 ――
第2部担当:エスアンドエスセミコン(元㈱日立製作所 半導体事業部) 川本 洋
第3部 紙芝居で見る半導体製造プロセス・フロー
15:10~18:00(170分)
PartⅠ
  ウェハ前処理工程Ⅰ『 フロントエンド・プロセス 』
    CMOSロジックの多層配線が形成されるまで

     ―― 主要6ブロックを紙芝居で見る ――
       素子分離、ウェル形成、ゲート形成、サイドウォールとソース/ドレイン形成、シリサイド化、Wプラグ形成の6工程
PartⅡ
  ウェハ前処理工程Ⅱ『 バックエンド・プロセス  』
    CMOSロジックの多層配線が形成されるまで

     ―― Al多層配線とCu多層配線 ――
       加工してから埋め込むAl配線と埋め込んでから加工するCu/low-k配線
PartⅢ
  後工程『 パッケージング・プロセス 』
    出来上がったLSIをパッケージする

     ―― パッケージングの役割りと組立工程、そして出荷へ ――
第3部担当:半導体産業新聞 松下 晋司
*講演タイトルは、講演者は都合により変更することがありますので、ご了承ください。
5月15日(木)開催:「総合基本コース」9:30~18:00
9:30~10:30(60分)
『 半導体とは? 』どんな電子デバイス
  ―― 半導体が動作する基本原理/記憶すること & 演算すること ――
(株)ルネサスエスピードライバ デバイス開発部デバイス開発第二課
主任技師 夏目 秀隆
10:30~12:00(90分)
『 トランジスタ 』はどのようにして作る(前工程:フロントエンド・プロセス)
  ―― 90~65nmノード対応のトランジスタ形成、 そのプロセス技術と必要な装置・材料 ――
(株)ルネサスエスピードライバ デバイス開発部デバイス開発第二課
主任技師 夏目 秀隆
12:00~12:50 ランチ+名刺交換会
12:50~14:20(90分)
『 多 層 配 線 』はどのようにして作る(前工程:バックエンド・プロセス)
  ―― Al多層配線とCu/low-k多層配線 そのプロセス技術と必要な装置・材料 ――
ルネサスエレクトロニクス(株) 生産本部 プロセス技術統括部
プロセス成膜技術部 主管技師 藤澤 雅彦
14:20~14:30 ブレイク
14:30~15:20(50分)
『 パッケージ 』はどのようにして作る(後工程:パッケージング・プロセス)
  ―― パッケージング・プロセスと必要な装置・材料 ――
ラピスセミコンダクタ(株) 生産本部 デバイス開発部
スマートデバイス開発プロジェクト 小林 治文
15:20~15:40 コーヒーブレイク
15:40~16:30(50分)
半導体デバイスの進化を担う最新パッケージング技術
  ―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
ラピスセミコンダクタ(株) 生産本部 デバイス開発部
スマートデバイス開発プロジェクト 小林 治文
16:30-16:40 ブレイク
16:40~18:00(80分)
2014年の半導体産業動向
半導体産業新聞 稲葉 雅巳
*講演タイトルは、講演者は都合により変更することがありますので、ご了承ください。
■ セミナー概要
  開催日
2014年5月14日(水)開催 9:30~18:00
2014年5月15日(木)開催 9:30~18:00
  参加費
文系出身者コース  32,000円+税/1名
総合基本コース   32,000円+税/1名
両日受講コース   55,000円+税/1名(特別価格)
※いずれのコースもテキスト、食事・飲物付き
  会場
東京・秋葉原 コンベンションルームAP秋葉原
  主催
半導体産業新聞 J66,67,68
■問い合わせ先
○ 産業タイムズ社 事業開発部
    FAX:03-5835-5494 TEL:03-5835-5894
    Email:pd@sangyo-times.co.jp